CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - DDS verilog code

搜索资源列表

  1. 基于FPGA的直接数字频率合成器(DDS)设计

    1下载:
  2. 基于FPGA的直接数字频率合成器(DDS)设计 (源程序),FPGA-based direct digital synthesizer (DDS) design (source code)
  3. 所属分类:VHDL编程

    • 发布日期:2017-03-23
    • 文件大小:236673
    • 提供者:jacky
  1. accumulator.rar

    1下载:
  2. 实现累加器的verilog源码,广泛应用在通信电路设计中,The realization of accumulator Verilog source, widely used in communication circuit design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:1426
    • 提供者:文明
  1. EDA.rar

    0下载:
  2. 这里边有EDA设计常用模块的源代码,FFT,DDS PS2_keyboard,VGA等,有学FPGA的就参考一下吧,Here the design of commonly used modules have EDA source code, FFT, DDS PS2_keyboard, VGA and so on, have places on the FPGA reference yourself
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-24
    • 文件大小:208841
    • 提供者:li
  1. cordicDDS

    0下载:
  2. Cordic算法实现DDS的Verilog 源码,14位精度,非常实用的。-DDS algorithm Cordic the Verilog source code, 14-bit accuracy, very practical.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:7592
    • 提供者: 王王
  1. FPGA-DDS

    0下载:
  2. 在FPGA内,以查表方式实现频率直接合成器(DDS)功能。verilog源代码-In the FPGA in order to achieve the look-up table means the direct synthesizer frequency (DDS) feature. verilog source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:1937
    • 提供者:niuqs
  1. dds_verilog

    0下载:
  2. 产生信号发生器的dds的verilog代码,很好的学习资料,值得学习-Verilog code generated signal generator dds good learning materials, it is worth learning
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-09
    • 文件大小:3185
    • 提供者:李军
  1. DDS

    0下载:
  2. this a code for DDS in Verilog-this is a code for DDS in Verilog
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-13
    • 文件大小:2428
    • 提供者:SID17
  1. DDSVerilog

    0下载:
  2. DDS Verilog 代码。包含英文文档说明-DDS Verilog code. Containing the English documentation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:71471
    • 提供者:caixiang
  1. DDS

    0下载:
  2. DDS数字频率合成的verilog代码,附有正余弦查找表等-DDS digital frequency synthesis verilog code, with a cosine look-up table, etc.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-10-13
    • 文件大小:16772096
    • 提供者:allen-haha
  1. ddsfinal1

    0下载:
  2. verilog语言实现的dds代码,并行通信,生成四种波形,大赛编写的代码,modelsim仿真-verilog language dds code,modelsim debug
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:1138036
    • 提供者:杨天
  1. DDS

    0下载:
  2. 关于用FPGA制作的DDS源代码。用的是verilog语言,用的是xlinx的软件-Produced with the DDS on FPGA source code. Using verilog language, using xlinx software
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:4672
    • 提供者:张君
  1. dds_quicklogic

    0下载:
  2. dds 源代码 verilog 很有意义-dds dds verilog source code makes sense
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:22067
    • 提供者:changyounghoo
  1. DDS-in-Verilog

    0下载:
  2. Verilog编写基于FPGA的DDS实现,内含源代码,希望对大家有所帮助。-DDS in Verilog FPGA-based implementation, including source code, we want to help.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:464658
    • 提供者:haby
  1. DDS-VERILOG

    0下载:
  2. DDS的信号发生器verilog代码 可直接用于编程 已经测试-Verilog code of the DDS signal generator which can be used directly in the programming has been tested
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:3215
    • 提供者:佘琪
  1. dds

    1下载:
  2. 使用AD5559,结合quartus中的硬件描述语言,实现了雷达发射信号二相码信号-using AD9959 and combining with verilog to output a rada signal of Binary code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-19
    • 文件大小:5249407
    • 提供者:chengjingjing
  1. DDS-Verilog

    0下载:
  2. DDS设计的源代码 用于生成高精度的DDS程序 VERILOG-VERILOG DDS DDS program design source code used to generate high-precision
  3. 所属分类:software engineering

    • 发布日期:2017-04-02
    • 文件大小:8432
    • 提供者:hdl
  1. cordic

    1下载:
  2. 基于cordic算法的DDS的Verilog代码。经过仿真验证,绝对可靠。-Based on cordic algorithm DDS Verilog code. Through the simulation, is absolutely reliable.
  3. 所属分类:Document

    • 发布日期:2017-04-10
    • 文件大小:1985364
    • 提供者:longgege
  1. dds

    0下载:
  2. 采用硬件描述语言verilog进行DDS变换的实现的代码-Using hardware descr iption languages Verilog implementation of DDS converter code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1082
    • 提供者:何晨光
  1. DDS

    0下载:
  2. 基于fpga的正余弦波形发生器,Verilog代码,测试通过。-Cosine waveform generator fpga based, Verilog code, the test passes.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-17
    • 文件大小:4471745
    • 提供者:黄迟
  1. DDS

    1下载:
  2. 描述了verilog实现的DDS信号发生器,可以经过FPGA验证,包括了代码实现以及书写。代码可以经过altera的EDA工具进行了验证,可以实现信号发生器的基本功能。希望大家珍惜,并好好学习。(Describes the Verilog implementation of the DDS signal generator, which can be verified by FPGA, including code implementation and writing. Code can be
  3. 所属分类:其他

    • 发布日期:2017-12-28
    • 文件大小:104448
    • 提供者:西门电工
« 12 »
搜珍网 www.dssz.com